This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-052452

(43) Date of publication of application: 22.02.1990

(51)Int.CI.

H01L 21/76

(21)Application number: 63-204129

(71)Applicant: SHIN ETSU HANDOTAI CO LTD

(22)Date of filing:

17.08.1988 (72)Invent

(72)Inventor: KATAYAMA MASAYASU


OTA YUTAKA OKI YOSHI

(54) MANUFACTURE OF DIELECTRIC ISOLATION SUBSTRATE

(57)Abstract:

PURPOSE: To restrain an abnormality by reduction of a separation oxide film from being caused and to prevent breakdown strength from becoming defective and a defective wiring part from being produced by a method wherein a first polycrystalline silicon layer is formed on the separation oxide film by a low-temperature and low- pressure chemical vapor growth method and a second polycrystalline silicon layer is formed by a high-temperature and normal-pressure chemical vapor growth method.

constitution: A first polycrystalline silicon layer 20 is grown on a separation oxide film 12 by using SiH4 by a low-pressure chemical vapor growth method. A second polycrystalline silicon layer 14 is grown, on the first polycrystalline silicon layer 20, to be a thickness which is nearly the same as that of a semiconductor substrate. The



polycrystalline silicon layer 14 is formed by using SiH4 + H2 while its temperature is raised to 1150 to 1230° C. Then, the substrate 2 is polished from a bottom face 2b, and is removed flatwise down to a position 16 indicated by a one-dotted chain line; single-crystal silicon island regions 2d which have been separated to be island- shaped are formed; a dielectric separation substrate 2' is formed. Fundamental elements are formed in these separated single-crystal silicon island regions 2d. Also the side of a main surface 2a of the semiconductor substrate 2 is polished and removed flatwise down to a position 10 indicated by a one-dotted chain line.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

19 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A)

平2-52452

®Int. Cl.⁵

識別記号

庁内整理番号

❸公開 平成2年(1990)2月22日

H 01 L 21/76

者

明

⑫発

D 7638-5F

審査請求 未請求 請求項の数 2 (全5頁)

の発明の名称 誘電体分離基板の製造方法

②特 題 昭63-204129

20出 顧 昭63(1988) 8月17日

⑩発 明 者 片 山 正 健 群馬県安中市磯部2丁目13番1号 信越半導体株式会社半導体研究所内

@発 明 者 太 田 豊 群馬県安中市磯部 2 丁目13番 1 号 信越半導体株式会社半

導体研究所内

好

群馬県安中市磯部2丁目13番1号 信越半導体株式会社半

導体研究所內

⑪出 顋 人 信越半導体株式会社

仰代 理 人 弁理士 石原 詔二

大

東京都千代田区丸の内1丁目4番2号

明细霉

木

- 1. 発明の名称 誘電体分離基板の製造方法
- 2. 特許請求の範囲

(2) 該第1の多結晶シリコン層が温度600~800℃、圧力0.1~1.0 Torrの条件で行われる低温被圧化学気相成長法により形成され、その厚さが0.5~3 μmであることを特徴とする 請求項(1)記載の誘電体分類基板の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、誘電体酸化膜によって分離された単結晶島領域を有する集積回路用基板の製造方法の改良に関し、該誘電体酸化膜における異常の発生を完全に抑制することができるようにした誘電体分離基板の製造方法に関する。

(従来の技術)

従来、半導体集積回路装置における個々の素子の分離については、比較的工程が簡単で且つ制御の容易な拡散層によるpn接合分離が広く行われているが、pn接合部における分離容量が大きく、集積回路の高周波特性に悪影響を与え、回路の動作速度が遅くなるという欠点があり、他の提案として誘電体層で分離する誘電体絶縁分離方式がある。この方式は、寄生容量や分離耐圧の点では理想的な分離法である。

次に、第1図(a)~別に基づいて従来の代表的な 誘電体絶縁分離基板の製造方法について説明する 。(100)の面方位をもつ単結晶シリコンの半 選体基板2(第1図(a))の研磨裏面(同図の上側) ESD又はAs又はPBのN·ドーパント4を 埋込み拡散させる (第1図回)。 さらに該半導体 基板2の外面に、例えば熱酸化法により酸化膜(SiO:)6を被覆形成する。核半導体基版2の 主表面2 a の酸化胶6をホトエッチングにより所 望の分離パターンに従って選択的に除去して窓8 を開く(第1図(d))。該窓8を通して半導体基板 2 の表面が選択エッチングされ、断面 V 字形の分 難湖10が、第1図(e)に示す如く、形成される。 その後、全面に分離酸化膜12を再び形成する(第1図(f))。 該分型酸化膜 12の上に多結晶シリ コン暦14を500μm程度(半導体基版と同程 座の厚さ)に成長させる。次に、該半導体基板2 の底面2 bから研磨し、第1図図に一点鎖線で示 す位置16、すなわち少なくとも上記分離満10 底部の酸化膜12が一部露出又は除去される、ま で平面的に除去し、島状に分離された単結晶シリ コン島領域2 dを形成し、誘電体分離基板2 が 形成される(第1図印)。この分離された単結晶 シリコン島領域 2 d に基本素子が形成される。な

お、複半導体基板2の主表面2 a 側も研磨されー 点板線で示す位置18まで平面的に除去される。

上記酸化膜 1 2 は、例えばスチーム中 1 2 0 0 でで 5 時間加熱し、厚さ 2 μ m に成長せしめられ、また多結晶シリコンは成長温度 1 1 0 0 ~ 1 2 0 0 でで通常のエピクキシャル成長炉で高速度成長が行われる。多結晶シリコンの成長は、単結晶成長を必要としないので、経済上の要請から出来るだけ早い方がよいが、しばしばその成長条件によってはソリを増大するのでこの抑制のために成長条件の調整が必要となる。

多結晶シリコン析出は、その採用する温度に制限があり、あまり低温に過ぎると、例えば800℃以下であると、折出するシリコンが無定形となり、段密なシリコン層の形成が難しく、またと温側はソリの低減には好都合であるが1280℃を超えると、成長炉に支障が生じる。従って、通常1000℃から1250℃位が選択される。また、反応雰囲気は水素を主体とするので、多結晶折出の初期には、半導体基板2の表面の酸化膜12

がしばしば水素選元され、変質したり、或いはシ リコンに選元されたりする。

また、反応の初期には水素雰囲気のみで高温に加熱され、上記酸化膜 I 2 の表面の浄化が行われるが、このときは上記の好ましくない現象が顕著である。一般に、多結晶シリコン折出工程の初期には、シリコンの折出によって表面が被覆される前に酸化膜 I 2 が水素ガスの作用を受けるためである。

先行技術文献には、このような好ましくない点についての解決法は提案されていない。誘電体分離基板に関する一般文献として、特公昭49-44795号及び特公昭53-29585号を挙げる

(発明が解決しようとする課題)

前述した従来の誘電体分離基板の製造方法では、しばしば部分的に該酸化膜が消失し、このためこの上に折出された多結品シリコンとの間の絶縁性が維持出来なかったり、上記酸化膜が変質するために、その耐絶縁性が低下し、漏洩電流の原因

となったりすることがあって、良好な誘電体絶縁分離基板の製造に困難があった。また、この現象に付随して、その近傍の半導体島の単結晶の一部が該製造工程自身の热サイクル、或いはその後、禁積回路装置製造工程の熱サイクルにおいて、熱震かの発生のために結晶性の劣化が起き、この異常箇所が分離帯の底部またはその近傍に発生した場合、背面の研磨除去工程中またはその後の熱処理で、相隣れる単結晶島の隣接領域が部分的に剝離除去され、好ましくない陥没となる場合がある

本発明は、かかる分離酸化膜の異常発生を完全に抑制し、これに起因する半導体集積回路装置における耐圧不良、配線不良、その他の不良を皆無とすることを可能にした誘電体分離基板の製造方法を提供することを目的とする。

(課題を解決するための手段)

本発明は、前記従来法の諸欠点を解決するため に改良された絶縁分離集積回路装置用基板の製造 方法に関するもので、半導体基板の主要面に分離

特閒平2-52452(3)

パターンに従って分割消を形成する工程と、該半 導体基板の主要面に分離酸化膜を形成する工程と、 該分離酸化膜の上に多結晶シリコン層を所定を 厚さに形成する工程と、該半導体基板の底面を 分離構の底部以上に達するまで平面的に除去する 工程とよりなる誘進体分組基板の製造方法による で、該分離酸化膜上に第1の多結晶シリコン層を 低温波圧化学気相成長法により形成し、次い に認ってある。

核第1の多結晶シリコン層は、温度 6 0 0 ~ 8 0 0 ℃、圧力 0 . 1 ~ 1 . 0 T o r r の条件で低 温波圧化学気相成長したものであって、その厚さ は 0 . 5 ~ 3 μ m であることが好ましい。

半導体基板の上に成長された熱酸化膜は、通常 1~5 μ m の間で形成されるが、例えば 2 μ m で あっても、通常の常圧高温化学成長条件では、 しばしば熱酸化膜が反応雰囲気の水素ガスにより変質され、場合によっては除去されることも起こり うる。

る誘電体酸化膜の還元が優先し、多結晶シリコン がこれを攫うに至らない間に相当の誘電体酸化膜 の変質を惹起する。

ハロゲン化合物として四塩化珪素、トリクロロシラン或いはジクロロシランを用いる場合には、 多結晶シリコンの折出とともに副生するハロゲン 化水素、例えば塩化水素が誘電体酸化膜の変質層 を選択的に攻撃し、半導体基板の最終的に半導体 島領域となるべき誘電体酸化膜に譲接する単結晶 部を選択的に化学腐食除去することもあり得る。

この理由は、常圧高温化学気相反応に際しては 、分離酸化膜を有する半導体基板は、例えばエピ タキシャル成長用の反応器内で1000℃~12 50℃に加熱されてシリコンの高速折出、例えば 2 μm/min以上が行われる。多結晶の折出反 応の開始に際して、1000~1250℃位の単 に水素ガス雰囲気中での加熱処理が10~30分 行われる。この理由は、該エピタキシャル成長反 応器の内部の高温還元禕浄化とともに、主たる目 的として誘電体酸化膜を有する分離溝付の半導体 基板上の好ましくない不純物を除去するために行 われている。このときに温度が高い程、また時間 が長い程その効果が顕著であるが、逆効果として 、誘電体酸化膜が水素によって選元されて、Si 〇として揮発したり、或いはシリコン元素になっ て、その誘電体としての分離機能を失ってしまう 。また、かかる高温水素気流中の半導体基板の熱 処理を短時間行えば10分以下としても、多結晶 シリコン折出の初期には、反応室の空間がシリコ ン化合物で所定の濃度にならない間は、水素によ

生塩化水素が選択的に腐食した場合には、後の多 結晶シリコンがこの部分を充塡せずにポイドのま まで残ることもある。

このような誘電体酸化膜の変質がおきたものは、たまたまその箇所が背面の研磨の際に露出されたときには、誘電体分離基板の半導体島領域の隣接部分にまたがる陥没として現れることもある。この陥没は半導体集積回路業子の形成及び結線に不利となることは勿論であるが、半導体島領域の多結晶から受けた然サイクルの歪みによって剝離脱落することによって起こる場合もある。

第3図は従来法で作られた誘電体分離基板 2 1 上のそれぞれの単結晶シリコン島領域 2 d のなか に、半導体素子を形成した工程途中の誘電体酸化 膜の変質による陥没部分 X を示すパターニングさ れた誘電体分離基板 2 1 の一部を示す平面図であ る。第4図は第3図の断面図である。

本発明によれば、低温波圧化学気相成長法により、0.5~3µmのシリコンを第1の多結晶シリコン層として、誘電体酸化膜の上に成長させる

が、この条件では上記酸化膜は還元されることな く、そのまま保存され、多結晶層のみがこの酸化 膜の上に折出される。

₹}.

このようにして出来た多結晶層は、後の常圧高温多結晶の折出に際し、水素ガスの侵入を防止し、酸化腺が水素により還元されることを防ぐので、誘電体分離強板はその誘電体分離性能を設計通りに保持することができる。

また、かかる多結品層は、特に被圧下で形成されることによって、成長層が非常に緻密であり、また層の厚さの制御性に優れており、その他の方法で作られる多結晶層に比較して優れている。

低温波圧による多結晶析出は、その折出速度が 者しく低いので、第2の多結晶を形成する方法と しては非経済的である。この方法による第1の多 結晶層の厚さは、下限として0.3μmでも充分 効果をあげうるが、股厚が変動することもあり得 るので実用としては0.5μmを下限とするのが よい。また、厚すぎると、長時間になるので経済 的でない。低温波圧多結晶シリコンは、その成長

この第1多結晶シリコン層 2 0 の上に第2 多結晶シリコン層 1 4 を 5 0 0 μ m程度(半導体基板と同程度の厚さ)に成長させる。この第2 多結晶シリコン層 1 4 の形成方法は、SiHC ℓ;(トリクロルシラン)+ H; を用い、1 1 5 0 ~ 1 2 3 0 でまで昇温する。

この第2多結晶シリコン暦14の成長反応初期において、分離酸化膜は第1多結晶シリコンで被 関されているためH. 選元されず、所定の厚みを 保持できることがわかった。

なお、第1多結晶シリコン層 2 0 が薄い場合(例えば、0.5 μ m以下)、H 。が第1多結晶シリコン層中を粒界拡散して、局部的に分離酸化膜を遅元するので好ましくない。本発明を効果的とするためには、第1多結晶シリコン層は0.5 μ m以上を必要とする。

次に、第2図的及び(i)に示す如く、第1図図及び的に示した従来方法と同様に、該半導体基版2の底面2 bから研磨し、第2図的に一点镀線で示す位置16まで平面的に除去し、島状に分離され

の組織や結晶粒の大きさ、結晶性で高温常圧のそれと異なるので、勿論膨張係数についても差があり、あまり厚いと好ましくない。

(実施例)

以下に本発明の一実施例を第2図(a)~(i)に基づいて説明する。

第2図(a)~(f)は、第1図(a)~(f)で説明した従来 方法と同じであるので、再度の説明は省略する。 また、第2図において第1図と同一又は類似の構成は同一の符号で示す。

第2図図は本発明方法の特徴点を示すもので、分離酸化膜12との由着性を向上させるため、また均一粒径の第2多結晶シリコン暦14を形成させるために第1多結晶シリコン暦20を形成するものである。この第1多結晶シリコン暦20を形成する方法としては、例えば被圧化学気相成長法を用いればよい。被圧化学気相成長法の条件は、例えばSiH。(モノンラン)を用い、650℃、0、3Torrで、膜障1、0~1、5μmの第1多結晶シリコン暦を成長させる。

た単結晶シリコン島領域2dを形成し、誘電体分離基板2 が形成される(第2図(i))。この分離された単結晶シリコン島領域2dに基本素子が形成される。なお、該半導体基板2の主表面2a倒も研磨され一点鎖線で示す位置18まで平面的に除去される。

(発明の効果)

以上述べた如く、本発明によれば、分離酸化膜の異常を完全に抑制し、当初の目的とする耐圧性能を有し、かつ配線不良の発生のない優れた誘電体分離基板を提供することができる。

4. 図面の簡単な説明

第1図(a)~向は従来の誘電体分離基板の製造方法を示す断面図的説明図、第2図(a)~(i)は本発明による誘電体分離基板の製造方法を示す断面図的説明図、第3図は従来法による誘電体分離基板の部分平面図及び第4図は第3図の断面図である。

2…半導体基板、2、…誘電体分離基板、4…… ドーパント、6……酸化膜、8……窓、10……分離溝

特開平2-52452(5)

、12……分離酸化膜、14……多結晶シリコン層、 第2多結晶シリコン層、20……第1多結晶シリコ ン層。

特許出願人 信越半導体株式会社

代理人弁理士 石 原 路



